如何操作pcb覆銅工藝
- 發(fā)布時間:2021-01-21 09:40:58
- 瀏覽量:984
覆銅,就是將PCB上閑置的空間作為基準(zhǔn)面,然后用固體銅填充,這些銅區(qū)又稱為灌銅。敷銅的意義在于,減小地線阻抗,提高抗干擾能力;
常見的覆銅方法有大面積覆銅和網(wǎng)格覆銅,大面積覆銅好還是網(wǎng)格覆銅好,不好一概而論。為什么呢?大面積覆銅,如果過波峰焊時,板子就可能會翹起來,甚至?xí)鹋?。從這點來說,網(wǎng)格的散熱性要好些。通常是高頻電路對抗干擾要求高的多用網(wǎng)格,低頻電路有大電流的電路等常用完整的鋪銅。在開始布線時,應(yīng)對地線一視同仁,走線的時候就應(yīng)該把地線走好,不能依靠于覆銅后通過添加過孔來消除為連接的地引腳,這樣的效果很不好。當(dāng)然如果選用的是網(wǎng)格覆銅,這些地連線就有些影響美觀,如果是細心人就刪除吧。
覆筒后
一 pcb覆銅技巧:
1、如果PCB的地較多,有SGND、AGND、GND,等等,就要根據(jù)PCB板面位置的不同,分別以最主要的“地”作為基準(zhǔn)參考來獨立覆銅,數(shù)字地和模擬地分開來敷銅自不多言,同時在覆銅之前,首先加粗相應(yīng)的電源連線:5.0V、3.3V等等,這樣一來,就形成了多個不同形狀的多變形結(jié)構(gòu)。
2、對不同地的單點連接,做法是通過0歐電阻或者磁珠或者電感連接;
3、晶振附近的覆銅,電路中的晶振為一高頻發(fā)射源,做法是在環(huán)繞晶振敷銅,然后將晶振的外殼另行接地。
4、孤島(死區(qū))問題,如果覺得很大,那就定義個地過孔添加進去也費不了多大的事。
5、在開始布線時,應(yīng)對地線一視同仁,走線的時候就應(yīng)該把地線走好,不能依靠于覆銅后通過添加過孔來消除為連接的地引腳,這樣的效果很不好。
6、在板子上最好不要有尖的角出現(xiàn)(《=180度),因為從電磁學(xué)的角度來講,這就構(gòu)成的一個發(fā)射天線!對于其他總會有一影響的只不過是大還是小而已,我建議使用圓弧的邊沿線。
7、多層板中間層的布線空曠區(qū)域,不要敷銅。因為你很難做到讓這個敷銅“良好接地”
8、設(shè)備內(nèi)部的金屬,例如金屬散熱器、金屬加固條等,一定要實現(xiàn)“良好接地”。
9、三端穩(wěn)壓器的散熱金屬塊,一定要良好接地。晶振附近的接地隔離帶,一定要良好接地??傊篜CB上的敷銅,如果接地問題處理好了,肯定是“利大于弊”,它能減少信號線的回流面積,減小信號對外的電磁干擾。
二 pcb覆銅安全間距設(shè)置:
覆銅的安全間距(clearance)一般是布線的安全間距的二倍。但是在沒有覆銅之前,為布線而設(shè)置好了布線的安全間距,那么在隨后的覆銅過程中,覆銅的安全間距也會默認布線的安全距離。這樣與預(yù)期的結(jié)果不一樣。
一種笨方法就是在布好線之后,把安全距離擴大到原來的二倍,然后覆銅,覆銅完畢之后再把安全距離改回布線的安全距離,這樣DRC檢查就不會報錯了。這種辦法可以,但是如果要重新更改覆銅的話就要重復(fù)上面的步驟,略顯麻煩,最好的辦法是單獨為覆銅的安全距離設(shè)置規(guī)則,另一種辦法就是添加規(guī)則了。在Rule的Clearance里面,新建一個規(guī)則Clearance1(名稱可以自定義),然后再WheretheFirstObjectmatches選項框里面選擇Advanced(Query),單擊QueryBuilder,然后出現(xiàn)BuildingQueryfromBoard對話框。在此對話框中第一行下拉菜單中選擇默認項ShowAllLevels,在ConditionType/Operator下面的下拉菜單中選擇ObjectKindis,在右邊的ConditionValue下面的下拉菜單中選擇Ploy,這樣QueryPreview中就會顯示IsPolygon,單擊OK確定,接下來還沒有完,完全保存時會提示錯誤:接下來只要在FullQuery顯示框中將IsPolygon改為InPolygon就可以,最后在Constraints里面修改你自己需要的覆銅安全間距。有人說布線的規(guī)則優(yōu)先級高于覆銅的優(yōu)先級,覆銅的話也肯定是遵守布線安全間距的規(guī)則,需要在布線的安全間距規(guī)則里面把覆銅這個例外給加上。
具體做法是在FullQuery里面注釋上notInPolygon。其實這么做完全沒有必要,因為優(yōu)先級是可以更改的,設(shè)置規(guī)則的主頁面左下角有個選項priorities,把覆銅的安全間距規(guī)則的優(yōu)先級提高到高于布線的安全間距規(guī)則,這樣就互不干擾了,完畢。
三 pcb覆銅線寬設(shè)置:
覆銅在選擇Hatched還有None兩種模式的時候,會注意到有個設(shè)置TrackWidth的地方。如果你選擇默認的8mil,并且你覆銅所連接的網(wǎng)絡(luò)在設(shè)置線寬范圍的時候,最小的線寬大于8mil,那么在DRC的時候就會報錯,在剛開始的時候也沒有注意到這一細節(jié),每次覆銅之后DRC都有很多的錯誤。
是在Rule的Clearance里面,新建一個規(guī)則Clearance1(名稱可以自定義),然后再WheretheFirstObjectmatches選項框里面選擇ADVANCED(Query),單擊QueryBuilder,然后出現(xiàn)BuildingQueryfromBoard對話框,在此對話框中第一行下拉菜單中選擇ShowAllLevels(默認為此項)。
然后在ConditionType/Operator下面的下拉菜單中選擇ObjectKindis,然后再右邊的ConditionVALUE下面的下拉菜單中選擇Ploy,這樣在右邊QueryPreview中就會顯示IsPolygon,單擊OK確定保存退出,接下來還沒有完,在FullQuery顯示框中將IsPolygon改為InPolygon(DXP中的bug必須這樣改,2004版本好像不用改)。
最后一步了,下面就可以在Constraints里面修改你自己需要的間距了(根據(jù)你們的制版工藝水平)。這樣就只影響鋪銅的間距,不影響各層布線的間距了。
(文章來源網(wǎng)絡(luò),版權(quán)歸原作者所有,如有侵權(quán)請聯(lián)系刪除)
AD PCB封裝轉(zhuǎn)Allegro封裝或AD PCB轉(zhuǎn)Allegro PCB的過程
PCB(Printed Circuit Board)layout是指在設(shè)計印制電路板的過程中,對電子元器件及導(dǎo)電路徑進行
從PCB制造工藝參數(shù)到Altium Designer(AD)規(guī)則設(shè)置的過程,是確保PCB設(shè)計滿足生產(chǎn)工藝要求的關(guān)鍵步驟。
PCB板的電感量,也即電感器(Inductor)的電感量,是表示電感器產(chǎn)生自感應(yīng)能力的一個物理量
A股PCB大企滬電股份斥資43億擴產(chǎn), 前三季度凈利暴增93.94%!
免責(zé)聲明:部分文章信息來源于網(wǎng)絡(luò)以及網(wǎng)友投稿,本網(wǎng)站只負責(zé)對文章進行整理、排版、編輯,意為分享交流傳遞信息,并不意味著贊同其觀點或證實其內(nèi)容的真實性,如本站文章和轉(zhuǎn)稿涉及版權(quán)等問題,請作者在及時聯(lián)系本站,我們會盡快和您對接處理。