來源: 芯榜

從12月16日舉辦的“第二屆中國(guó)互連技術(shù)與產(chǎn)業(yè)大會(huì)”上獲悉，首個(gè)由中國(guó)集成電路領(lǐng)域相關(guān)企業(yè)和專家共同主導(dǎo)制定的《小芯片接口總線技術(shù)要求》團(tuán)體標(biāo)準(zhǔn)正式通過工信部中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)的審定并發(fā)布。

據(jù)悉，這是中國(guó)首個(gè)原生Chiplet技術(shù)標(biāo)準(zhǔn)，對(duì)于中國(guó)集成電路產(chǎn)業(yè)延續(xù)“摩爾定律”，突破先進(jìn)制程工藝限制具有重要意義。此外，大會(huì)同步介紹了《微電子芯片光互連接口技術(shù)》標(biāo)準(zhǔn)，這也是世界上3大CPO（Co-Packaged Optics）標(biāo)準(zhǔn)之一。本屆大會(huì)由中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA）、中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院（ESI）、中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)(CESA)以及無錫市工信局、無錫市錫山區(qū)政府共同主辦。

Chiplet構(gòu)建摩爾定律新機(jī)遇

Chiplet通常被翻譯為“芯粒”或“小芯片”，它是系統(tǒng)級(jí)芯片（SoC）集成發(fā)展到后摩爾時(shí)代后，持續(xù)提高集成度和芯片算力的重要途徑。通過芯粒技術(shù)或?qū)⒖梢詮浹a(bǔ)目前芯片制造方面先進(jìn)制程技術(shù)落后的缺陷，為國(guó)內(nèi)半導(dǎo)體產(chǎn)業(yè)鏈帶來新機(jī)遇。小芯片技術(shù)是將滿足特定功能的裸片通過die-to-die 內(nèi)部互連技術(shù)，實(shí)現(xiàn)具備更多功能或更高性能的芯片。在當(dāng)前技術(shù)進(jìn)展下，Chiplet方案能夠?qū)崿F(xiàn)芯片設(shè)計(jì)復(fù)雜度及設(shè)計(jì)成本的下降。Chiplet的運(yùn)用也將大幅提高大型芯片良率，同時(shí)降低芯片制造成本。

近幾年，隨著 AMD、英特爾、臺(tái)積電、英偉達(dá)等國(guó)際芯片巨頭紛紛入局Chiplet，加入進(jìn)來的企業(yè)越來越多，設(shè)計(jì)樣本也越來越多，開發(fā)成本下降，加速了Chiplet技術(shù)生態(tài)的發(fā)展。據(jù)Omdia報(bào)告，到2024年，Chiplet的市場(chǎng)規(guī)模將達(dá)到58億美元，2035年超過570億美元，Chiplet的全球市場(chǎng)規(guī)模將迎來快速增長(zhǎng)。

近年來，隨著集成電路先進(jìn)制程工藝的突破，芯片制程工藝逐漸升級(jí)。以先進(jìn)工藝節(jié)點(diǎn)處于主流應(yīng)用時(shí)期的設(shè)計(jì)成本為例，工藝節(jié)點(diǎn)為28nm時(shí)，單顆芯片設(shè)計(jì)成本約為0.41億美元，而工藝節(jié)點(diǎn)為7nm時(shí)，設(shè)計(jì)成本快速提升至2.22億美元。即使先進(jìn)制程工藝設(shè)計(jì)成本大幅下降，相較同一應(yīng)用時(shí)期的上一代先進(jìn)工藝節(jié)點(diǎn)仍存在顯著增加。此外，設(shè)計(jì)復(fù)雜度的提升也將對(duì)芯片良率產(chǎn)生影響，間接提高了整體制造成本。而Chiplet方案將大芯片分為多個(gè)小芯片，單位面積較小，相對(duì)而言良率會(huì)有所提升，從而能夠有效降低制造成本。

Chiplet技術(shù)重塑半導(dǎo)體產(chǎn)業(yè)鏈

傳統(tǒng)由一家芯片設(shè)計(jì)公司主導(dǎo)的集成電路設(shè)計(jì)流程，將在chiplet技術(shù)的影響下重構(gòu)為由多個(gè)芯片設(shè)計(jì)公司首先設(shè)計(jì)小芯片，最終通過先進(jìn)封裝技術(shù)和相關(guān)的EDA技術(shù)，變成一顆大芯片的設(shè)計(jì)流程，因此最終將引起集成電路設(shè)計(jì)行業(yè)的變革。相比SoC封裝，Chiplet架構(gòu)芯片的制作需要多個(gè)小芯片，單個(gè)小芯片的失效會(huì)導(dǎo)致整個(gè)芯片的失效，這要求封測(cè)公司進(jìn)行更多數(shù)量的測(cè)試以減少失效芯片帶來的損失。而且，Chiplet技術(shù)本身就是一種封裝理念，對(duì)于封裝產(chǎn)業(yè)的推動(dòng)不言而喻。

在集成電路設(shè)計(jì)和制造環(huán)節(jié)，我國(guó)和世界頂尖水平差距較大，特別是在制造領(lǐng)域最為薄弱，而封測(cè)環(huán)節(jié)是我國(guó)集成電路最強(qiáng)的環(huán)節(jié)。近年來，國(guó)內(nèi)封測(cè)龍頭企業(yè)通過自主研發(fā)和并購重組，在先進(jìn)封裝領(lǐng)域正逐漸縮小同國(guó)際先進(jìn)企業(yè)的技術(shù)差距。我國(guó)封測(cè)企業(yè)在集成電路國(guó)際市場(chǎng)分工中已有了較強(qiáng)的市場(chǎng)競(jìng)爭(zhēng)力。根據(jù)ittbank數(shù)據(jù)，2021年全球營(yíng)收前十大封測(cè)廠商排名中，有三家企業(yè)位于中國(guó)大陸，分別為長(zhǎng)電科技、通富微電和華天科技。

長(zhǎng)電科技總部副總裁、中國(guó)區(qū)研發(fā)總經(jīng)理林耀劍在第二屆中國(guó)互連技術(shù)與產(chǎn)業(yè)大會(huì)的主題報(bào)告中指出，由于受限于高端設(shè)備和材料的能力，以Chiplet方式解決邏輯芯片與存儲(chǔ)芯片的封裝集成工藝越來越重要。長(zhǎng)電科技早期的2.5D和扇出型技術(shù)積累和研發(fā)量產(chǎn)經(jīng)驗(yàn)，結(jié)合國(guó)內(nèi)10多年的完整fcBGA技術(shù)和量產(chǎn)經(jīng)驗(yàn)，對(duì)于后續(xù)的深入創(chuàng)新開發(fā)和客戶的合作開發(fā)有極大幫助。

Chiplet技術(shù)為什么需要標(biāo)準(zhǔn)

產(chǎn)業(yè)發(fā)展，標(biāo)準(zhǔn)先行。Chiplet作為一種互連技術(shù)，更加依賴于標(biāo)準(zhǔn)的制訂，而國(guó)內(nèi)Chiplet互連技術(shù)標(biāo)準(zhǔn)化的欠缺則成為Chiplet廣泛應(yīng)用的最大障礙。

據(jù)了解，基于Chiplet架構(gòu)進(jìn)行芯片設(shè)計(jì)到目前為止，國(guó)際上尚無統(tǒng)一標(biāo)準(zhǔn)，由于該技術(shù)的門檻較高，如果自己全部完成設(shè)計(jì)，需要芯片廠商從芯片整體的架構(gòu)設(shè)計(jì)、到其中并行或者串行物理層接口、甚至先進(jìn)封裝能力全部具備，目前唯一具備這些能力的廠商是intel公司；在我國(guó)，目前具備這種整體能力的芯片廠商極少，大多數(shù)芯片廠商還是依賴芯片IP廠商提供并行物理層或者串行物理層IP，臺(tái)積電提供先進(jìn)封裝能力（如CoWos等封裝技術(shù)），因此首先需要形成完整的、面向Chiplet架構(gòu)設(shè)計(jì)芯片的社會(huì)分工，但在這方面目前我國(guó)的情況還不太理想，如目前只有2-3家IP廠商可以為系統(tǒng)芯片廠商提供高速串行物理層IP，而串行物理層IP在某些場(chǎng)景如C2C（計(jì)算die-計(jì)算die互連）存在延時(shí)較大的弊端，至于高帶寬密度的并行物理層IP則能夠提供的廠商更少，在基于并行物理層設(shè)計(jì)Chiplet架構(gòu)的芯片時(shí)，由于在極其狹小空間中高速信號(hào)的數(shù)目太多，因此信號(hào)完整性問題引起的挑戰(zhàn)更大；另外一方面，基于Chiplet架構(gòu)的芯片強(qiáng)烈依賴于先進(jìn)封裝技術(shù)，但我國(guó)在先進(jìn)封裝技術(shù)方面如高密度的基板/interposer設(shè)計(jì)、大尺寸的基板材料、小尺寸bump方面都還比較薄弱，因此短期看，設(shè)計(jì)Chiplet架構(gòu)的芯片可能還是需要依賴國(guó)外廠商的先進(jìn)封裝技術(shù)，但從長(zhǎng)遠(yuǎn)發(fā)展看有必要提前展開相應(yīng)的研究工作，面向Chiplet應(yīng)用場(chǎng)景，研究和開發(fā)高性能的串行/并行物理層技術(shù)以及相應(yīng)的先進(jìn)封裝技術(shù)。

在形成圍繞Chiplet設(shè)計(jì)的廣泛設(shè)計(jì)分工基礎(chǔ)之上，形成Chiplet標(biāo)準(zhǔn)則更加重要，由于我國(guó)絕大多數(shù)芯片廠商并不能自行完成基于Chiplet架構(gòu)的芯片設(shè)計(jì)和制造閉環(huán)，在形成廣泛的設(shè)計(jì)分工之后，就必須有一個(gè)標(biāo)準(zhǔn)，以規(guī)定設(shè)計(jì)分工中的各種部件如各種不同的功能die的規(guī)格和各種接口通信約束條件，在每一個(gè)設(shè)計(jì)鏈條節(jié)點(diǎn)上推動(dòng)形成多家技術(shù)供應(yīng)商，形成良性競(jìng)爭(zhēng)，把整個(gè)市場(chǎng)做大，使SOC系統(tǒng)廠商有充分的選擇空間，避免形成商業(yè)壟斷，最終阻礙Chiplet技術(shù)和生態(tài)的發(fā)展壯大。

據(jù)中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟CCITA秘書長(zhǎng)郝沁汾介紹，早在2020年8月，中科院計(jì)算所牽頭成立了中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA），重點(diǎn)圍繞Chiplet小芯片和微電子芯片光I/O成立了2個(gè)標(biāo)準(zhǔn)工作組，并于2021年6月在工信部中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)立項(xiàng)了2項(xiàng)團(tuán)體標(biāo)準(zhǔn)。小芯片接口標(biāo)準(zhǔn)制定，目前集結(jié)了國(guó)內(nèi)產(chǎn)業(yè)鏈上下游六十多家單位共同參與研究。

中國(guó)電子技術(shù)標(biāo)準(zhǔn)化研究院負(fù)責(zé)人表示，小芯片技術(shù)標(biāo)準(zhǔn)體系的建立，有助于行業(yè)的規(guī)范化、標(biāo)準(zhǔn)化發(fā)展，為賦能集成電路產(chǎn)業(yè)打破先進(jìn)制程限制因素，提升中國(guó)集成電路產(chǎn)業(yè)綜合競(jìng)爭(zhēng)力，加速產(chǎn)業(yè)進(jìn)程發(fā)展提供指導(dǎo)和支持。

Chiplet國(guó)內(nèi)外標(biāo)準(zhǔn)生態(tài)共建

隨著Chiplet技術(shù)的逐步發(fā)展，來自不同廠商的芯粒之間的互連需求持續(xù)提升。在2021年6月，由中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟(CCITA)牽頭，聯(lián)合國(guó)內(nèi)數(shù)十家家企業(yè)和科研院所，在工信部中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)立項(xiàng)了《小芯片接口總線技術(shù)》《微電子芯片光互連接口技術(shù)》兩項(xiàng)團(tuán)體標(biāo)準(zhǔn)。2022年12月，這兩項(xiàng)標(biāo)準(zhǔn)在第二屆中國(guó)互連技術(shù)與產(chǎn)業(yè)大會(huì)上正式對(duì)外發(fā)布，進(jìn)一步跟蹤前沿IT互連技術(shù)，結(jié)合我國(guó)技術(shù)發(fā)展和應(yīng)用現(xiàn)狀，制定和應(yīng)用計(jì)算機(jī)系統(tǒng)芯片內(nèi)、芯片間、系統(tǒng)間互連技術(shù)的協(xié)議規(guī)范和標(biāo)準(zhǔn)。《小芯片接口總線技術(shù)要求》 這項(xiàng)標(biāo)準(zhǔn)描述了CPU、GPU、人工智能芯片、網(wǎng)絡(luò)處理器和網(wǎng)絡(luò)交換芯片等應(yīng)用場(chǎng)景的小芯片接口總線（Chiplet）技術(shù)要求，包括總體概述、接口要求、鏈路層、適配層、物理層和封裝要求等，以靈活應(yīng)對(duì)不同的應(yīng)用場(chǎng)景、適配不同能力的技術(shù)供應(yīng)商，通過對(duì)鏈路層、適配層、物理層的詳細(xì)定義，實(shí)現(xiàn)在小芯片之間的互連互通，并兼顧了PCIe等現(xiàn)有協(xié)議的支持，列出了對(duì)封裝方式的要求。小芯片設(shè)計(jì)不但可以使用國(guó)際先進(jìn)封裝方式，比如CoWoS，也可以充分利用國(guó)內(nèi)封裝技術(shù)積累，實(shí)現(xiàn)一種或者幾種成本低廉、重點(diǎn)針對(duì) Chiplet芯片架構(gòu)、可以覆蓋 80%以上應(yīng)用場(chǎng)景的先進(jìn)封裝手段。

與此同時(shí)，2022年3月份由Intel、AMD、ARM、高通、三星、臺(tái)積電、日月光、Google Cloud、Meta 和微軟等公司聯(lián)合發(fā)起成立了UCIe，即Universal Chiplet Interconnect Express，其主要目的是統(tǒng)一Chiplet（芯粒）之間的互連接口標(biāo)準(zhǔn)。UCIe，通用芯粒高速互連標(biāo)準(zhǔn)，能夠通過高帶寬、低延遲的互連協(xié)議，提供芯片之間的高效互連和無縫互操作，以滿足云、網(wǎng)、邊、端等各類設(shè)備對(duì)算力、存儲(chǔ)和異構(gòu)互連不斷增長(zhǎng)的需求。同時(shí)，UCIe在對(duì)芯片功耗和成本進(jìn)行充分優(yōu)化的基礎(chǔ)上，還提供了多種的封裝技術(shù)。

無論是國(guó)內(nèi)主導(dǎo)建立的CCTIA，還是國(guó)外廠商牽頭發(fā)起的UCIe，其目的都是打造更全面、更開放的Chiplet生態(tài)系統(tǒng)。中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA）秘書長(zhǎng)，中國(guó)小芯片標(biāo)準(zhǔn)的主要發(fā)起人和起草人郝沁汾，在談到中國(guó)發(fā)布的小芯片相關(guān)技術(shù)標(biāo)準(zhǔn)時(shí)指出：中國(guó)的小芯片標(biāo)準(zhǔn)是開放的，從標(biāo)準(zhǔn)的協(xié)議到參考實(shí)現(xiàn)都是開放的，實(shí)現(xiàn)參考設(shè)計(jì)所需的技術(shù)細(xì)節(jié)，我們都可以在標(biāo)準(zhǔn)協(xié)議中找得到。我們將圍繞這樣一套原生的技術(shù)標(biāo)準(zhǔn)，進(jìn)一步完善標(biāo)準(zhǔn)內(nèi)容，開發(fā)相應(yīng)的參考設(shè)計(jì)，并孵化相應(yīng)的企業(yè)，以推動(dòng)我國(guó)集成電路行業(yè)圍繞Chiplet技術(shù)形成更加廣泛的社會(huì)分工。同時(shí)CCITA已經(jīng)在考慮和Intel UCIe在物理層上兼容，以降低IP廠商支持多種chiplet標(biāo)準(zhǔn)的成本。

CCITA落地?zé)o錫推動(dòng)Chiplet技術(shù)開發(fā)與應(yīng)用

隨著Chiplet小芯片技術(shù)的發(fā)展以及國(guó)產(chǎn)化替代進(jìn)程的加速，在先進(jìn)制程受到國(guó)外限制情況下，Chiplet為國(guó)產(chǎn)替代開辟了新思路，也將極大程度地推動(dòng)我國(guó)集成電路產(chǎn)業(yè)的發(fā)展。無錫，作為中國(guó)集成電路制造和封測(cè)產(chǎn)業(yè)的一線城市，2021年無錫集成電路產(chǎn)業(yè)營(yíng)收超1700億元，同比增幅27%，5年年均增速達(dá)到17.5%，產(chǎn)業(yè)規(guī)模僅次于上海，位居全國(guó)第二、江蘇第一。

2022年1月，作為小芯片技術(shù)標(biāo)準(zhǔn)的牽頭與發(fā)起單位，中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟CCITA凝聚國(guó)內(nèi)80余家聯(lián)盟會(huì)員單位資源，在無錫市政府和CCITA的共同努力下，無錫芯光集成電路互連技術(shù)產(chǎn)業(yè)服務(wù)中心正式揭牌，并作為CCITA唯一官方運(yùn)營(yíng)單位落地?zé)o錫，同時(shí)成立了無錫芯光互連技術(shù)研究院以推動(dòng)圍繞標(biāo)準(zhǔn)展開后摩爾時(shí)代的技術(shù)與產(chǎn)業(yè)推動(dòng)，這對(duì)無錫乃至全國(guó)集成電路產(chǎn)業(yè)發(fā)展具有里程碑意義。