一、阻抗匹配設(shè)計

1. 大多數(shù)PA都內(nèi)部集成了到50歐姆的阻抗匹配設(shè)計網(wǎng)絡(luò)，不過也有一些高功率PA將輸出端匹配放在集成芯片外部，以減小芯片面積。

常用的匹配設(shè)計有微帶線匹配設(shè)計、分立器件匹配設(shè)計網(wǎng)絡(luò)等，在典型設(shè)計中有可能會將兩者共同使用，以改善因為分立器件數(shù)值不連續(xù)帶來的匹配設(shè)計不佳的問題。

PA阻抗匹配設(shè)計原理和射頻中的阻抗匹配相同，都是共軛匹配設(shè)計，主要實現(xiàn)功率的最大傳輸。常用工具可以使用Smith圓圖來觀察阻抗匹配設(shè)計變化，同時用ADS軟件來完成仿真。

二、諧波抑制  
由本人微博《射頻功率放大器 PA 的基本原理和信號分析》得知，諧波一般是由器件的非線性產(chǎn)生的倍頻分量。諧波抑制對于CE、FCC認證顯得尤為重要。由于諧波的頻率較分散，所以一般采用無源濾波器來衰減諧波分量，達到抑制諧波的效果。
不僅PA，其它器件包括調(diào)制信號輸出端都有可能產(chǎn)生諧波，為了避免PA對諧波進行放大，有必要在PA輸入端即添加抑制電路。

上圖所示無源濾波器常用于2.4G頻段的芯片輸出端位置，該濾波器為五階低通濾波器，截止頻率約為3GHz，對2倍頻和3倍頻的抑制分別達到45.8dB和72.8dB。
使用無源濾波器實現(xiàn)諧波抑制有以下優(yōu)點：
l 簡單直接，成本有優(yōu)勢
l 良好的性能并且易于仿真
l 可以同時實現(xiàn)阻抗匹配設(shè)計
 

三、系統(tǒng)設(shè)計優(yōu)化 
系統(tǒng)設(shè)計優(yōu)化主要從電源設(shè)計，匹配網(wǎng)絡(luò)設(shè)計出發(fā)，實現(xiàn)PA性能的穩(wěn)定改善。
3.1 電源設(shè)計
功率放大器是功耗較大的器件，在快速開關(guān)的時候瞬間電流非常大，所以需要在主電源供電路徑上加至少10uF的陶瓷電容，同時走線盡量寬，讓電容放置走線上，充分利用電容儲能效果。PA供電電源一般有開關(guān)噪聲和來自其它模塊的耦合噪聲，可以在PA靠近供電管腳處放置一些高頻陶瓷電容。有必要也可以加扼流電感或磁珠來抑制電源噪聲。

從SE2576L的結(jié)構(gòu)框圖可以看出，該PA一共由三級放大組成，每一級都單獨供電，前面兩級作為小信號電壓增大以及開關(guān)偏置電路，其工作電流較小，最后一級功率放大，其電流很大。參考DEMO設(shè)計，VCC1串聯(lián)47R電阻，并聯(lián)一個1uF電容用于濾波；VCC2則添加1000pF和10pF兩個高頻電容，充分濾除100MHz到6GHz左右頻段的干擾信號。功率輸出端同時也提供直流供電路徑，所以流過L25的電流最大，C188用于在PA打開瞬間提供電流；添加L25、C193作用是防止射頻信號泄露，并對電源產(chǎn)生干擾，耦合到放大器的前端，造成自激或振蕩。同時在主供電電路上使用一個10uF陶瓷電容和10pF電容組合，減小PA供電網(wǎng)絡(luò)與其它模塊電源之間相互干擾。
3.2 輸入輸出端傳輸線
輸入輸出端傳輸線首先需要設(shè)計阻抗匹配，微帶線也用50歐姆特性阻抗線走線。連接分立元件的微帶線盡量短，并且分支器件放置在射頻信號傳輸主微帶線上，避免由天線效應(yīng)產(chǎn)生的信號泄露和輻射。
如果有必要，可以在輸入端預(yù)留諧波抑制低通濾波器和π型衰減網(wǎng)絡(luò)。

在PA輸入端預(yù)留π型衰減網(wǎng)絡(luò)，可以調(diào)節(jié)PA輸入信號的動態(tài)線性范圍，獲得最佳的性能。如SE2576L增益為33dB，而11g線性輸出最大為26dBm，則此時的輸入信號強度最大為-7dBm。若產(chǎn)品設(shè)計輸出功率為20-25dBm范圍，那么輸入信號范圍則需要控制在− 13 到 − 8 d B m -13到-8dBm−13到−8dBm以內(nèi)，而從芯片端輸出的信號較大，如QCA9**1芯片輸出信號大概為− 9 到 3 d B m -9到3dBm−9到3dBm具有最好的信號質(zhì)量，加上4 到 8 d B 4到8dB4到8dB的衰減量可以優(yōu)化線性范圍。
3.3 接地處理
良好的接地不僅可以獲得較優(yōu)的性能，同時還可以改善溫度。一般PA芯片的中間是一個大的接地焊盤，這個焊盤是主要的散熱途徑。至少放置3*3的接地孔，可以有效地將熱量傳遞到其它層銅箔，擴大散熱能力。為了減小地過孔的等效電感值，可以增大接地孔的尺寸。
芯片一些接地和NC的引腳可以連接到地，此時可以通過這些引腳將中間的地和頂層周圍地連接，進一步減小過孔引入的感性，同時增大散熱面積。

芯片有效地接地，同時將頂層地區(qū)域設(shè)計的更大，減少控制線和電源線的切割，可以讓熱量通過最快捷的頂層銅箔散開。
3.4 電源布局
在完成器件的擺放后，再著重優(yōu)化電源部分走線和布局。請參考以下原則：
l PA電源布局一般不使用電源島，而是通過分支走線的方式來減小噪聲和干擾；
l 共用大電容放置在分支點處，并添加一個高頻陶瓷電容濾除射頻信號噪聲；
l 不同供電級數(shù)，電流不同，根據(jù)電流大小調(diào)整走線寬度；
l 高頻電容靠近芯片關(guān)鍵放置；
l 若空間足夠，可以將電源線走線長度控制在1/4波長，利用其高阻態(tài)，抑制噪聲；或走一段線，也可以利用走線的等效電感，減小信號泄露。
3.5 輸入輸出端走線
l 使用50歐姆特性阻抗微帶線；
l 隔直電容和衰減匹配網(wǎng)絡(luò)靠近PA放置；
l 器件擺放緊湊，分支連接器件放置在射頻微帶線上；
l 使用微帶線作匹配設(shè)計的網(wǎng)絡(luò)，要嚴格按照要求計算兩點線長；
l 若走線有彎折，可以串接一個器件跨接，或使用弧形線連接，避免直接走90°角；
l T型和π型網(wǎng)絡(luò)要保持電路網(wǎng)絡(luò)應(yīng)有的結(jié)構(gòu)，能夠很直觀看出其形態(tài)和功能，實現(xiàn)設(shè)計的統(tǒng)一，也是性能的保證。

以上內(nèi)容就是射頻功率放大器電路設(shè)計的大體思路以及設(shè)計過程，大體分為阻抗匹配設(shè)計、諧波抑制、系統(tǒng)設(shè)計優(yōu)化。